FPGA設計優勢概論

FPGA設計優勢概論(摘自易立達高科技網)

   在現今的市場上，要讓產品迅速上市的壓力愈來愈大，但產品的生命週期卻不斷地在縮短。過去一直穩定地處於十二至十八個月的產品設計週期已不復存在，如今常見的是，產品每六個月便會更新。更短的產品生命週期為OEM廠商在更迅速及有效地把新設計推出市場方面，帶來更大的壓力。有研究指出，產品若延遲四周推出，便會失去大約14％的市場占有率。
   
曾經被認為是實現系統設計的最具成本效率之ASIC元件，雖然受益於摩爾定律（Moore’s Law），但也同時受限於此一定律。半導體製程的尺寸不斷地縮小，使得供應商可以在設計中加入比以前還要多的功能，這是好的一面。然而，與製造這些更小巧製程相關的成本和時間卻呈指數級成長。更低的單位成本已由更高的非重複性工程（NRE）成本和更長的設計週期所抵消。第一次矽晶片的開發費用可能高達2000萬美元，而隨著設計人員朝著90nm及更高階的製程發展，成本預計還會再進一步增加，而且還要計算出錯的成本。重新設計會導致光罩成本升高和上市時間延長。這種種因素使得ASIC只能成為在最大量的應用下才能發揮成本效益的方案。事實上，業界預計可編程邏輯市場在未來幾年的成長大多來自於傳統量大的消費性電子市場。據市場研究機構Gartner Dataquest估計，2004年的低成本FPGA市場規模大約為3.5億美元，並將於2008年成長至超過11億美元。

關鍵字 : FPGA,Actel,微處理器