2008年4月26日 星期六
多重執行緒核心架構探微
全球各地的SoC研發業者都正面臨日趨嚴苛的成本與功耗限制，卻又必須在產品設計中加入更好的效能與更多的功能。
以往有些業者藉由提高處理器的時脈速度來增加效能，但這樣通常會提高系統的耗電量。並且因為記憶體技術發展跟不上處理器技術，如(圖一)所示，這種時脈速度不匹配的情況讓系統效能難以大幅提升。因此提高時脈速度所獲得的效能提昇反而呈現遞減的現象。
《圖一 處理器與記憶體速度不匹配，造成系統效能提昇的瓶頸》
＜資料來源：http://www.sun.com＞
採用多重核心是另一種提升效能的方法，但這種方案會因核心晶片尺寸成倍數增加而付出更高的成本。效能提昇的代價就是大幅增加的矽元件成本以及系統耗電量。
搭配兩個以上的多重執行管線核心也是另一項提升效能的方法。此方案仍有晶片尺寸大幅增加的缺點，而且如何充分利用多個執行管線以達高效能仍是一大難題，因此使用者常需要修改軟體，才能達到多重執行管線所帶來的效能。
關鍵字 : MIPS
