以FPGA電路板建構ASIC原型

以FPGA電路板建構ASIC原型(摘自易立達高科技網)

   根據一項於2004年12月所進行的調查，詢問全球超過兩萬名的開發人員，關於他們如何利用硬體輔助特殊積體應用電路驗證（ASIC verification）。結果發現，目前有三分之一的ASIC設計採用FPGA原型作為驗證方法。
   
即使ASIC設計的尺寸與複雜度不斷增加，FPGA不論在容量與效能近來都有更進一步的發展，意味著只要利用單一的FPGA，前述設計中的三分之二都可以模型化。然而，仍有三分之一的設計（也就是所有ASIC設計的九分之一）需要多FPGA原型電路板。
   
不久之前，開發設計的ASIC小組所採用的主要解決方案，仍是在內部自行發展專用的多FPGA原型電路板。不過，時至今日，利用現成的多FPGA原型電路板，再輔以適當的設計工具，就能節省數星期，甚至好幾個月的驗證時間，更不用說動輒上萬元的非經常性工程（NRE）費用。
   
本文將首先討論主要的ASIC驗證技術，接著探討自行製作多FPGA原型電路板和使用現成產品之間的優劣比較。最後，不管是利用內部發展或現成的多FPGA原型電路板進行驗證，凡用來分割與同步大型設計的尖端設計工具，也將在文中詳加介紹。

關鍵字 : FPGA,可編程處理器