2008年4月1日 星期二
虹晶提供特許65奈米低功率製程的測試晶片
虹晶科技，ㄧ家台灣在SoC設計服務公司，於2007年底宣佈完成基於特許半導體65奈米低功率製程的發展套件後，再度宣布推出基於此製程的測試晶片，來提供給使用ARM926EJ-S的系統設計。此設計晶片，發展於特許半導體65奈米低功率製程，速度可高達500MHz，屬於虹晶科技所推出針對基於安謀(ARM)SoC系統雛型設計，預先整合以及預先驗證過的IP及軟體平台的一部分。
於虹晶科技代號為CMPU491A的這顆測試晶片，完成於特許半導體的完整設計解決方案，包含來自於安謀的65低功率Advantage Library、SP SRAM compiler, 來自於Aragio的low profile一般用途I/O，還有來自True Circuit 的PLL，共同組成此測試晶片。包含於此晶片中的硬核ARM926EJ亦經過了特許半導體的生產設計(DFM)審核，可隨時整合至客戶的產品設計。
關鍵字 : 65奈米,測試晶片,SoC,低功率,虹晶科技,白世雄,系統單晶片
