雙載子積體電路的ESD保護設計

雙載子積體電路的ESD保護設計(摘自易立達高科技網)

   積體電路產品必須能夠避免受到靜電放電（ElectroStatic Discharge；ESD）的破壞，部分保護功能會內建於晶片內，部分則由外部的應用電路提供，為了有效進行積體電路的保護，我們必須考慮以下的幾個主題：

●提供晶片所面對ESD的模型
●晶片內部的ESD保護電路
●應用電路與晶片內部ESD保護功能的互動
●修改應用電路來改善晶片的ESD保護

晶片內部的ESD保護功能可以避免過高的能量進入較敏感的電路，內部的箝位電路可以避免晶片受到過電壓破壞，外部應用電路中的去耦合電容則可以將ESD電壓限制在安全的範圍內，但較小的去耦合電容卻可能會對晶片內部保護電路的運作造成干擾，因此在使用較小的去耦合電容時，可能需要加上外部的ESD電壓箝位保護。
ESD發送模型
靜電放電的大小以電壓方式描述，來源則主要來自於晶片所接觸電容中儲存的電荷，因此不應該想做會有數千伏特的電壓加到晶片上，要評估轉換到晶片的能量，必須使用能夠模擬放電情況的測試設備。

關鍵字 : ESD,靜電放電,Maxim,電路保護裝置