多核心伺服器處理器架構介紹(上)

多核心伺服器處理器架構介紹(上)(摘自易立達高科技網)

   前言：突破摩爾定律屏障、最佳瓦效能─多核心處理器
過去，CPU研發廠商遵循著高登‧摩爾在1965年提出的摩爾定律─每18～24個月單位面積的電晶體數量／效能倍增的趨勢，新世代處理器研發，憑藉每兩到三年的製程進化，得以在一定的晶粒面積（成本）下用更多的電晶體來設計，憑藉新架構與線路微縮的時脈提升來強化矽晶片的運算能量。但是在跨入21世紀之後，這股一昧追求高時脈以及高運算效能的CPU研究風潮，各廠開發的新世代處理器晶片的功耗與廢熱急速攀升，快要到了到近乎失衡的地步。
在當今逐漸強調每瓦效能的環保趨勢下，以驗證過的單一核心，藉助製程技術做兩顆、四顆對稱式的疊加起來，直接設計出晶片多線緒（Chip Multi-Threading；CMT）或晶片多重處理（Chip Multi-Processing；CMP）的多核心處理器，搭配多線緒化的軟體下得以直接提升平行運算的效能，享有較佳的效能／功耗比，已經是必然的趨勢。
《圖一 以圖示說明為何多核心有最佳瓦效能。以相同製程技術，單核心CPU若超頻20％，實際效能約提升13％，功耗卻暴增73％（圖左）；若將單核心CPU降頻20％，效能僅下滑到86％，功耗可減少約一半；將兩顆降頻20％的CPU疊成雙核心，功耗跟單CPU幾乎相同下，搭配最佳化雙線緒軟體，效能可提升87％左右。（資料來源：Intel IDF技術文獻）》
   

關鍵字 : 多核心,Intel,英代爾,英特爾,AMD,超微,ISM,Sun,HP,惠普,微處理器