兼具大型類比與大型數位電路之晶片設計策略

兼具大型類比與大型數位電路之晶片設計策略(摘自易立達高科技網)

   兼具類比／數位方塊的混合電路，隱含極高的非線性比例設計時程及風險
由先進IC製程技術大力推動的系統單晶片(System-On-Chip,SOC)設計趨勢，已成為新一代晶片工業的主流。伴隨SOC技術而來的，則是更多前所未見的物理效應與實體障礙，需要工程人員更多的耐性與專業知識，才能順利完成產品研發工作。從市場的應用來看，SOC的設計內涵會逐漸傾向由大規模的類比、射頻(RF)以及混合訊號方塊再加上高閘數的邏輯電路─統稱為「大A/大D」(Big A/Big D)組合而構成特定的功能晶片(圖一)。
《圖一》

例如，德州儀器公司(TI)最近推的LinEPIC Ⅲ混合訊號製程技術即號稱能把全部的電池管理及類比基頻(Base-band)電路整合在單一晶片內，將數位手機與個人通訊產品所需四大主要系統功能中的兩個，收納至同一單晶元件上(圖二)。但是與單純的數位電路相較之下，兼具類比／數位方塊的混合電路，卻隱含有極高的非線性比例設計時程及風險。因此當設計人員在享受大A/大D的成果之前，仍須思考如何突破眼前的瓶頸。這樣的情勢會促使研發團隊在選擇SOC的設計方案時，仔細考量全體設計流程(如佈局、實體驗證、萃取寄生電容及分析等)的各個階段，所可能面對的類比／混合訊號特定設計議題(圖三)。

關鍵字 : BigA/BigD,電子感測元件,電子邏輯元件,測試系統與研發工具