在65nm FPGA中實現低功率耗損

在65nm FPGA中實現低功率耗損(摘自易立達高科技網)

   實現低功率耗損目標不但使元件保持良好的工作狀態，而且還有很多優勢。當然，元件需要按照規範工作以滿足性能和可靠性要求，實現這些目標對整個系統都有積極的影響。
降低FPGA功率耗損對系統設計的好處立竿見影。降低供電要求可以採用更少的元件實現成本更低的電源供電系統，進而減少PCB面積。高性能電源系統的實施成本一般在每瓦0.50美元至1.00美元之間。因此，降低FPGA的功率耗損會直接降低整個系統的成本。可以使用較小的風扇，甚至不使用風扇還有助於減小EMI。
與功率耗損直接相關的是散熱問題，因此，較低的工作功率耗損可以實現簡單而又低廉的散熱管理。一般可以不使用散熱片或者使用較小的散熱片。在高密度、高性能設計中，可以採用無電源的散熱片來替代成本較高、可靠性較差的有電源元件，也同時降低了系統對氣流散熱的要求。
低功率耗損工作意味著較少的元件和較低的元件溫度，對系統可靠性有積極的影響。元件工作溫度降低10℃會使元件使用壽命延長一倍。對於FPGA而言，降低功率耗損的根本在於直接提高了整個系統的性能和品質，並降低成本。

關鍵字 : FPGA