中芯國際推出增強型90奈米參考流程

中芯國際推出增強型90奈米參考流程(摘自易立達高科技網)

   中芯國際宣佈推出支援層次化設計及多電壓設計的增強型90奈米 RTL-to-GDSII參考設計流程，該設計可降低積體電路的設計和測試成本。
   據了解，該流程受益於先進的邏輯綜合、可測性設計（DFT）和可製造性設計（DFM）技術。其主要特性包括：Design Compiler Ultra產品的拓撲綜合（topographical synthesis）技術、DFT MAX產品的掃描壓縮技術以及IC Compiler佈局與佈線（place-and-route）產品的關鍵區域分析（Critical Area Analysis）技術。這些技術的融合有助於降低SoCs的設計和測試成本。
   中芯國際設計服務資深院士Paul Ouyang在發給媒體的資料中表示：「最新的設計迭代過程建立在上述流程的低功耗、DFT和DFM特性的基礎之上。新的流程可以減少綜合迭代次數並降低測試成本，讓客戶大幅度降低成本和設計風險。」

關鍵字 : DFM,DFT,中芯國際